基于Multisim的四路抢答仿真设计

[复制链接]
查看5 | 回复0 | 2021-4-14 17:29:50 | 显示全部楼层 |阅读模式

实验要求

(1) 四人抢答电路

(2) 具有九秒倒计时电路

(3) 设计数字显示电路

(4) 设计扬声器电路


2  电路总体设计


设计框图:

115.002.jpg


总体原理说明:

抢答按键:四个抢答选手可通过按动自己的按钮将信号送入74LS148进行编码。

编码器:选用74LS148编码器,将抢答按钮输入的信号进行编码,再将编码结果输入74LS175D触发器。

触发器:选用74LS175触发器,将编码器编码信息进行锁存,再送入74LS48译码器。

脉冲发生电路:脉冲发生电路产生标准1HZ脉冲,供计数器进行计数。

计数器:计数器74ls160对1HZ脉冲进行计数,计时即对秒脉冲进行计数。

译码器:选用74LS48译码器,将触发器所村的按键信号、计数器计数结果进行译码,译成相应的BCD码以驱动数码管进行显示相应选手号码以及计时时间。

数码管:选用共阴极数码管。其相应端口与译码器相连,根据输入的BCD码显示抢答成功选手的编号和倒计时时间。

扬声器报警电路:当四个抢答者有一个抢答者抢答成功后启动扬声器电路,由一个两个或门跟蜂鸣器构成,当有按键按下时触发器锁存住信号由原来的0000变为1-4的某一个数使得或门输出为1,从而蜂鸣器响。

3各部分电路设计
3.1 按键抢答单元电路设计

抢答按键一端上拉电阻一端接触发器输出后经过四输入与门的输出后取反,则当有一个按键按下时与门输出为低电平,使得按键两端都为高电平,所以当有一个按键按时其他按键按下不会产生电平变化,从而实现抢答功能。

电路如下所示:

115.003.jpg

3.2 编码单元电路设计

编码单元电路由74ls148优先编码器构成。其功能表如下所示:

115.004.jpg

              由其功能表可发现当4、3、2、1输入为0时输出分别为1、2、3、4,分别为抢答者编号。则将其6个按键输出接入编码器6、5、4、3、2、1输入口,输出接入触发器输入。电路图如下所示:

115.005.jpg

3.3数据锁寸单元电路设计

将编码器的3个输出端与D触发器3个输入端相连,再将8号按键输入取反接入触发器最高位, 8线-3线优先编码器(74LS148)将输入的低电平有效信号进行优先选择,并且将选择出的信号触发器模块进行锁存。74LS175触发器保持时需要上升沿脉冲,所以用与门对按下按键进行判断从而产生上升沿脉冲。

74ls175功能表:

115.006.jpg

仿真电路如下:

115.007.jpg

3.4 脉冲发生单元电路设计

脉冲发生电路采用555构成的多谐振荡电路。

115.008.jpg

用 555 定时器构成的多谐振荡器电路如图所示:图中电容 C、电阻 R1 和 R2 作 为振荡器的定时元件,决定着输出矩形波正、负脉冲的宽度。定时器的触发输入端(2脚)和阀 值输入端(6 脚)与电容相连;集电极开路输出端(7脚)接 R1、R2 相连处,用以控制电容 C 的充、放电;外界控制输入端(5脚)通过 0.01uF 电容接地。

115.009.jpg

多谐振荡器的工作波形如图 6-11(b) 所示: 电路接通电源的瞬间,由于电容 C 来不及充电, Vc=0v ,所以 555 定时器状态为 1,输出 Vo 为高电平。同时,集电极输出端(7 脚)对地断开,电源 Vcc 对电容 C 充电,电路进入暂稳态 I,此后,电路周而复始地产生周期性的输出脉冲。多谐振荡器两个暂稳态的维持时间取决于 RC 充、放电回路的参数。暂稳态Ⅰ的维持时间,即输出 Vo 的正向脉冲宽度 T1≈0.7(R1+R 2)C; 暂稳态Ⅱ的维持时间,即输出 Vo 的负向脉冲宽度 T2≈0.7R 2C。

因此, 振荡周期 T=T 1+T 2=0.7(R 1+2R 2 )C,振荡频率 f=1/T 。正向脉冲宽度 T1 与振荡周期 T 之比称矩形波的 占空比D ,由上述条件可得 D=(R1+R2)/(R1+2R 2),若使 R2>>R 1,则 D≈1/2, 即输出信号的正负向脉冲宽度相等的矩形波(方波)。

仿真电路如下:

115.010.jpg

3.5 倒计时单元电路设计

倒计时即减法计数器对秒脉冲进行计数。本次仿真设计采用74ls192可逆计数器作为减法计数器。

74LS192是同步十进制可逆计数器,它具有双时钟输入,并具有清除和置数 等功能,其引脚排列及逻辑符号如下所示:

115.011.jpg

(a)引脚排 列 (b) 逻辑符号 图中: PL置数端,CPu计数端, CPd数端,TCu同步进位输出端,TCd步借位输出端, P0、P1、P2、P3 为计数器输入端,MR除端, Q0、Q1、Q2、Q3为数据输出端。

其功能表如下:

115.012.jpg

本次设计利用置数端和P0、P1、P2、P3 为计数器输入端进行9置数操作,从而实现9-0倒计时。

              仿真电路图如下所示:

115.013.jpg

3.6 译码显示单元电路设计

将触发器的输出信号和计数器输出信号分别送入两个74ls48共阴极译码器转换成呼叫号所对应的BCD码,再将该BCD码输入到七段字形译码器并由七段阴极数码管显示抢答成功者号码以及倒计时时间。

115.014.jpg

译码显示模块设计流程图

电路图如下:

115.015.jpg

3.7报警单元电路设计

由一个四输入或门,一个蜂鸣器构成。四输入或门对触发器输出进行判断,若不为零则进行报警。

电气原理图:

115.016.jpg

4 结论

通过对软件 Multisim 的学习和使用, 进一步加深了对数字电路的认识。 在仿真过程中遇到许 多困难,但通过自己的努力和同学的帮助都一一克服了。布局的时候因元件比较多,整体布局比 较困难,因子电路不如原电路直观,最后在不断努力下,终于不用子电路布好整个电路。 调试时有的器件在理论上可行,但在实际运行中就无法看到效果,所以得换不少器件,有时 无法找出错误便更换器件重新接线以使电路正常运行。同时,在最后仿真时,预置的频率一开始 用的是 1Hz,结果仿真结果反应很慢, 后把频率加大, 这才在短时间内就能看到全部结果。 总之, 通过这次对数字时钟的设计与仿真,为以后的电路设计打下良好的基础,一些经验和教训,将成 为宝贵的学习财富.


1.png

完整资料下载: 四路抢答器.rar (764.45 KB, 售价: 2 工控币)
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则